abril 20, 2024

CORSA Online

Información sobre Argentina. Seleccione los temas sobre los que desea obtener más información en Corsa Online

AMD Zen 4: Revelado el Socket SP6 de próxima generación

AMD Zen 4: Revelado el Socket SP6 de próxima generación

desde Maximiliano Hohm
El Zen 4 de AMD es probablemente la arquitectura de CPU más esperada en este momento. Debería mostrar si AMD puede vencer a Intel nuevamente y si la actualización de la plataforma vale la pena. Al mismo tiempo, los clientes empresariales deberían tener más núcleos, conexiones más rápidas y mayor eficiencia para sus servidores y estaciones de trabajo con sockets AMD grandes. Ahora se ha anunciado un segundo, sobre el que puede leer más a continuación.

La arquitectura de escritorio Zen 4 de AMD vendrá con el zócalo AM5, el primer zócalo de escritorio LGA de AMD. Sin embargo, AMD no se limita solo a clientes domésticos, por lo que algunos de los servidores del fabricante o sockets HEDT ya son conocidos por su próxima arquitectura de CPU. En el área del servidor, el campo debe encabezar el socket SP5. Debería venir con 6096 pines de comunicación y ofrecer una interfaz de memoria de 12 canales para DDR5-5200. Los nuevos procesadores Génova (-X) y Bérgamo con un rango TDP de 200-400 W deberían poder ejecutarse en ellos.

Zen 4: IPC aumenta los rumores hasta en un 24%

En comparación con los 128 carriles PCI-E Gen 4 anteriores, que ya eran abundantes, 160 carriles PCI-E Gen 5 deberían estar disponibles con Socket SP5 o LGA-6.096. Pero obviamente no debería quedarse con un solo zócalo y han aparecido imágenes e información sobre otro zócalo en el foro de Anandtech. Se supone que este es el zócalo SP6, que se ha recortado aún más para lograr eficiencia en todos los aspectos.



Zócalo SP6


Zócalo SP6

fuente: Steinweg




A diferencia del LGA-6.096, “solo” debería tener 4.844 contactos, lo que también requiere procesadores AMD separados en consecuencia. La conexión de memoria parece haberse reducido a la mitad a la interfaz de 6 canales, y los carriles PCI-E se han reducido a 96 desde 5G. Para ello, el TDP de los procesadores debe reducirse a 70-225 vatios, mientras que el número máximo de núcleos sigue siendo el mismo.

Algunos usuarios ya han presentado teorías sobre un caso de uso para el nuevo socket. Sería concebible que AMD ya no usara un zócalo común como anteriormente fue el caso con SP3 para Milán (-X), sino una división clara en alto rendimiento para la serie Epyc 7004 y eficiencia para la serie Epyc 5004. Esto también abre posibilidades para la plataforma HEDT de escritorio y podría cubrir todos los propósitos Aplicación mejorada.

fuente: Foro Anandtech